

예비리포트

LAB1_FPGA 실험

제출일: 2026년 9월 14일

이준화 교수님

전자전기컴퓨터공학부

팀 B

학번: 2025440031

이름: 김영서

1. 실험 개요와 목적

1.1. ‘디지털논리설계’와 같은 선행 과목에서 학습하였던, 10개의 조합논리회로에 대해 이론을 점검하고, 이를 코드를 통해 구현한 뒤, 하나의 통합 모듈로 구성하여 입력에 따른 각 회로의 출력 특성을 확인한다.

1.2. 버튼 입력에 대해 동기화, debounce, one-pulse 처리를 적용하여 한 번의 버튼 입력으로 모드가 한 단계씩 전환되는 원리를 이해하고, 현재 선택된 모드 번호와 회로명이 Character LCD에 정상적으로 표시되는지 확인한다.

1.3. 실제 FPGA 보드에 구현하기 전에 Icarus Verilog 기반 시뮬레이션을 이용하여 10개 모드와 256개의 DIP 입력 조합, 버튼 동작, LCD 출력 등을 자동 검증하고, 의도적인 오류 삽입과 복구 과정을 통해 테스트벤치가 설계 오류를 검출할 수 있음을 확인한다.

2. 실험의 이론적 배경

2.1. 조합논리회로

- ▶ 현재 입력 값에 의해서만 출력이 결정되는 회로를 조합논리회로라고 한다.
- ▶ 플립플롭과 같은 기억 소자를 이용하지 않으므로 이전 입력 상태가 출력에 직접적인 영향을 주지 않는다.

2.2. 기본 논리 게이트

- ▶ 디지털 회로의 가장 기본적인 연산에는 AND, OR, XOR 연산이 있다.
- ▶ AND 연산은 두 입력이 모두 1일 때만 출력이 1이 된다.
- ▶ OR 연산은 두 입력 중 하나 이상이 1이면 출력이 1이 된다.
- ▶ XOR 연산은 두 입력이 서로 다를 때 출력이 1이 된다.

2.3. 반가산기와 전가산기

- ▶ 반가산기는 두 개의 1비트 입력을 더하여 합과 자리올림을 발생시키는 회로이다.
- ▶ 반가산기는 이전 자리에서 전달되는 Carry-in을 처리할 수 없다는 한계가 있다.
- ▶ 전가산기는 세 개의 1비트 입력을 받아 합과 자리올림을 출력한다. 이번 설계에서는 두 개의 반가산기를 이용하여 전가산기를 구성한다.

2.4. 4비트 가산기

- ▶ 4비트 가산기는 두 4비트 이진수 A와 B를 더하는 회로이다.

2.5. 4비트 감산기

- ▶ 4비트 감산기는 두 4비트 이진수의 차를 계산한다.
- ▶ 입력되는 두 4비트 이진수의 크기를 비교하여 차를 내놓는다.

2.6. 비교기

- ▶ 비교기는 두 이진수의 크기 관계를 판별하는 조합논리회로이다.

2.7. Multiplexer(MUX)

- ▶ Multiplexer는 여러 입력 중 하나를 선택하여 하나의 출력으로 전달하는 회로이다.
- ▶ 쉽게 말해 원하는 데이터를 선택하는 역할을 한다.

2.8. Demultiplexer(DEMUX)

- ▶ Demultiplexer는 하나의 입력을 선택 신호에 따라 여러 출력 중 하나로 전달하는 회로이다.
- ▶ MUX와는 반대로 하나의 입력 신호를 여러개의 출력 신호 중 원하는 곳으로 보내는 역할을 한다.

2.9. Encoder

- ▶ Encoder는 주어진 입력 신호를 더 적은 수의 2진 비트로 할당하여 출력을 내놓는 역할을 한다.
- ▶ 8-to-3 Encoder의 경우 8개의 입력을 3비트 이진값으로 변환한다.

2.10. Decoder

- ▶ Decoder는 말 그대로 해독기의 역할을 하는데, 쉽게 말해 인코더와 반대로 적은 수의 비트로 주어진 입력을 더 많은 비트로 할당하여 출력을 내놓는 회로이다.
- ▶ 3-to-8 Decoder에서는 3비트 입력에 따라 8개의 출력 중 하나만 활성화된다.

2.11. 7-Segment Decoder

- ▶ 7-Segment Display는 여러 개의 LED segment를 조합하여 숫자나 영문자를 표시하는 장치이다.
- ▶ Decoder는 4비트 입력을 받아 각 segment를 켜거나 끄는 8비트 패턴으로 변환한다.

3. 실험에 필요한 장치

3.1. Visual Studio Code

- 본 실험에서 Verilog HDL 파일과 SystemVerilog Testbench를 작성하는 주된 편집 환경이다.
- src 폴더의 각 조합논리회로, 통합 모듈, 버튼 및 LCD 제어 모듈을 작성하고, sim 폴더의 Testbench와 FPGA 핀 설정을 위한 XDC 파일도 관리한다.
- 즉, 회로를 HDL이라는 소프트웨어 형태로 기술하는 첫 단계에 사용된다.

3.2. Icarus Verilog

- HDL로 작성한 회로를 실제 FPGA에 구현하기 전에 기능이 올바른지 확인하는 시뮬레이터이다.
- 이번 실험에서는 10개 mode와 각각의 256개 DIP 입력 조합을 검사하여 총 2560개의 경우를 자동으로 비교한다.
- 또한 reset, button bounce, long press, MODE 10에서 MODE 01로의 순환 및 LCD 동작도 Testbench에서 함께 검증한다.

3.3. VaporView

- Icarus Verilog 시뮬레이션에서 생성된 VCD 파일을 파형으로 표시하는 도구이다.
- 본 실험에서는 여러 신호를 관찰하여 버튼 입력 이후 모드가 바뀌는 과정과 LCD 데이터가 전송되는 과정을 시간축에서 확인할 예정이다.

3.4. AMD Vivado 2026.1

- Vivado는 Verilog로 기술한 논리회로를 실제 AMD/Xilinx FPGA에서 사용할 수 있는 회로로 변환하는 FPGA 설계 프로그램이다.
- 사전 시뮬레이션 이후 회로를 합성하고, FPGA 내부 자원에 회로를 배치하고 연결하는 과정을 수행하며, 마지막으로 FPGA에 기록할 비트 스트림을 생성한다.

****FPGA와 이러한 소프트웨어 도구의 관계****

- FPGA는 ASIC과 달리 반도체가 제조된 이후에도 논리 기능을 다시 설정할 수 있는 소자이다.
- ASIC은 특정 기능에 맞는 회로를 실제 반도체 제조 공정을 통해 고정하여 제작하므로, 설계에 문제가 발생하면 경우에 따라 설계를 수정한 뒤 다시 제작해야 한다.
- 반면, FPGA는 이미 제조된 칩의 programmable logic과 interconnect를 Bitstream으로 설정하기 때문에 새로운 반도체 제조 공정을 반복하지 않고도 회로를 변경할 수 있다.
- 이러한 위험성 측면, 시간적 측면에 따라 반도체 제조 공정에서는 FPGA를 사용한다.

4. 모드별 입출력 표

모드	회로 및 기능	입력	출력	예상 동작
MODE 01	AND / OR / XOR 논리 게이트	a=DIP1, b=DIP2	LED1 = AND , LED2 = OR , LED3=XOR	두 입력에 대해 세 가지 기본 논리연산을 동시에 수행한다. AND는 두 입력이 모두 1일 때, OR는 하나 이상이 1일 때, XOR는 두 입력이 서로 다를 때 해당 LED가 켜진다.
MODE 02	1-bit Full Adder	a=DIP1, b=DIP2, cin=DIP3	LED1 = Carry , LED2=Sum	세 개의 1비트 입력을 더한다. Sum은 현재 자리의 합을 나타내고, 결과가 2 이상이면 Carry가 발생한다.
MODE 03	4-bit Adder	a = DIP1 ~ 4 , b=DIP5~8	LED1 = Carry , LED2~5=Sum	두 개의 4비트 이진수를 더한다. 계산 결과의 하위 4비트가 LED2~5에 나타나며, 4비트 범위를 초과하는 경우 LED1에 Carry가 표시된다.
MODE 04	4-bit Subtractor	a = DIP1 ~ 4 , b=DIP5~8	LED1=Borrow , LED2~5=Difference	두 4비트 입력에 대해 a-b를 수행한다. 뺄셈 결과는 LED2~5에 나타나며 a<b인 경우 Borrow가 LED1에 표시된다.
MODE 05	4-bit Comparator	a = DIP1 ~ 4 , b=DIP5~8	LED1 = A > B , LED2 = A = B , LED3=A<B	두 4비트 이진수의 크기를 비교한다. 세 비교 결과 중 조건에 해당하는 LED 하나가 활성화된다.

MODE 06	4-to-1 Multiplexer	$i = DIP1 \sim 4$, $s = DIP7 \sim 8$	$LED1 = i[3-s]$	4개의 데이터 입력 중 선택 신호 s가 지정한 하나의 입력만 LED1로 전달한다. 선택값이 바뀌면 출력으로 전달되는 입력도 바뀐다.
MODE 07	1-to-8 Demultiplexer	$i = DIP1$, $s = DIP6 \sim 8$	8개의 LED 중 하나에 출력	하나의 데이터를 3비트 선택 신호에 따라 8개의 출력 중 하나로 전달한다. 교안 기준으로 $s=0$ 이면 LED1, $s=7$ 이면 LED8에 전달된다.
MODE 08	8-to-3 Encoder	DIP1~8 중 하나만 1	$LED1 \sim 3 = 3\text{-bit encoded value}$	8개의 입력 중 활성화된 위치를 3비트 이진수로 변환한다. DIP1이 활성화되면 0, DIP8이 활성화되면 7에 해당하는 값이 출력된다.
MODE 09	3-to-8 Decoder	$a, b, c = DIP6, DIP7, DIP8$	LED1~8 중 하나만 활성화	3비트 입력을 해석하여 8개의 출력 중 하나만 활성화한다. 교안에서는 입력 0일 때 LED8, 입력 7일 때 LED1이 켜진다.
MODE 10	HEX 7-Segment Decoder	hex=DIP5~8	7-Segment의 a~dp 패턴	4비트 입력을 16진수 0~F에 대응하는 7-segment 패턴으로 변환한다. 이 실험에서는 segment 출력값이 1일 때 해당 segment가 점등된다.

5. 각 verilog 파일의 역할

파일명	역할
logic_gate.v	AND, OR, XOR의 기본 논리 연산을 수행한다. MODE 01에서 사용된다.
half_adder.v	두 개의 1비트 입력을 더하여 Sum과 Carry를 생성한다.
full_adder.v	두 개의 반가산기를 이용하여 a, b, cin을 더하고 Sum과 Carry를 출력한다. MODE 02에서 사용된다.
adder_4bit.v	두 개의 4비트 이진수를 더하여 4비트 Sum과 Carry를 출력한다. MODE 03에서 사용된다.
sub_4bit.v	두 4비트 이진수의 차를 계산하고 Difference와 Borrow를 출력한다. MODE 04에서 사용된다.
compare_4.v	두 4비트 입력을 비교하여 $A > B$, $A = B$, $A < B$ 를 판별한다. MODE 05에서 사용된다.
mux_4x1.v	4개의 입력 중 선택 신호에 의해 하나를 선택하여 출력한다. MODE 06에서 사용된다.
demux_1x8.v	하나의 입력을 선택 신호에 따라 8개의 출력 중 하나로 전달한다. MODE 07에서 사용된다.
encoder8x3.v	8개의 one-hot 입력 중 활성화된 위치를 3비트 이진수로 변환한다. MODE 08에서 사용된다.
decoder3x8.v	3비트 입력을 해석하여 8개의 출력 중 하나를 활성화한다. MODE 09에서 사용된다.
seg_decoder.v	4비트 16진수 입력을 7-segment 표시 패턴으로 변환한다. MODE 10에서 사용된다.
button_onepulse.v	버튼 신호를 2단 동기화하고, debounce 처리 후 한 번의 누름에 한 clock 폭의 pulse를 생성한다.
lcd_modes.v	LCD를 초기화하고 현재 MODE 번호와 해당 회로 이름을 LCD에 표시한다.
lab1_integrated.v	위의 회로들을 하나로 연결하는 최상위 모듈이다. 버튼으로 mode를 변경하고, 현재 mode에 맞는 LED·7-segment·LCD 출력을 선택한다.


6. 사전 시뮬레이션 결과

6.1. logic gate


작성한 코드는 다음과 같다.

```
1 module logic_gate(input wire a,b, output wire x,y,z);
2     assign x = a & b;
3     assign y = a | b;
4     assign z = a ^ b;
5 endmodule
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.



check tools를 실행한 결과 오류가 발생하지 않았으므로
다음으로 simulate를 실행하였다.



The screenshot shows a terminal window with a dark background. The title bar indicates the file is 'simulation.json'. The terminal output includes the following text:
: -- module logic_gate declared here: C:\Users\young\Documents\lab1_01_...
logic_gates\src\logic_gate.v:1
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_01_logic_gates...
\build\sim\run-a26332e102984e95991f20da22e40ea0\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS logic_gate cases=4
C:\Users\young\Documents\lab1_01_logic_gates\sim\tb_logic_gate_modern.sv:33: \$fi...
nish called at 40000 (1ps)
시뮬레이션 실행 완료. 진리표-자기검사-파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_01_logic_gates\build\sim\wave.vcd
Terminal will be reused by tasks, press any key to close it.

위 터미널 응답에서 알 수 있듯이 4개의 경우 모두
올바르게 출력되었다는 것을 알 수 있다.
또한 출력 시간 또한 40ns로 올바르게 출력되었다.

이후 파형 출력을 통해 시간 구간별로 나누어진, x(and),
y(or), z(xor)이 정상적으로 출력되는지 확인하였다.

시간	a,b	x(AND)	y(OR)	z(XOR)
0~10 ns	00	0	0	0
10~20 ns	01	0	1	1
20~30 ns	10	0	1	1
30~40 ns	11	1	1	0

위는 이론에 따른 시뮬레이션 예상 결과이다.



예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```
1 module logic_gate(input wire a,b, output wire x,y,z);  
2     assign x = a & b;  
3     assign y = a | b;  
4     assign z = a | b;  
5 endmodule
```

xor부분을 or로 바꾸어 실행하였다.

시뮬레이션 결과 오류가 발생하였다.

```
⊙ RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_01_logic_gates\src -I C:\Users\young\Documents\lab1_01_logic_gates\sim -s tb_logic_gate_modern -o C:\Users\young\Documents\lab1_01_logic_gates\build\sim\run-ee1a40e78ef842fd9f51c66217f71c4b\sim.vvp C:\Users\young\Documents\lab1_01_logic_gates\src\logic_gate.v C:\Users\young\Documents\lab1_01_logic_gates\sim\tb_logic_gate_modern.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
:   -- module logic_gate declared here: C:\Users\young\Documents\lab1_01_logic_gates\src\logic_gate.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_01_logic_gates\build\sim\run-ee1a40e78ef842fd9f51c66217f71c4b\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
FATAL: C:\Users\young\Documents\lab1_01_logic_gates\sim\tb_logic_gate_modern.sv:
23: FAIL logic_gate vector=3 expected=6 actual=7
      Time: 40000 Scope: tb_logic_gate_modern

ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_01_logic_gates\build\sim\run-ee1a40e78ef842fd9f51c66217f71c4b\simulation.log

* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.
* Terminal will be reused by tasks, press any key to close it.
```

이후 오류를 수정하여 다시 시뮬레이트한 결과 복구에 성공하였다.

```
1 module logic_gate(input wire a,b, output wire x,y,z);  
2     assign x = a & b;  
3     assign y = a | b;  
4     assign z = a ^ b;  
5 endmodule  
6
```

```
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_01_logic_gates  
\build\sim\run-8cc0e5b27bf145e3952570b26c297c0a\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
LAB1_PASS logic_gate cases=4  
C:\Users\young\Documents\lab1_01_logic_gates\sim\tb_logic_gate_modern.sv:33: $fi  
nish called at 40000 (1ps)
```

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.

WAVE C:\Users\young\Documents\lab1_01_logic_gates\build\sim\wave.vcd

* Terminal will be reused by tasks, press any key to close it.

- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.
- 즉, 오류에서는 $1 \text{ or } 1 = 1$ 인 반면, 테스트벤치의
- 기댓값은 $1 \text{ xor } 1 = 0$ 이므로 오류가 발생한 것이다.

6.2. half adder/full adder

작성한 코드는 다음과 같다.


- half adder

```
1  module half_adder(  
2      input wire a,  
3      input wire b,  
4      output wire s,  
5      output wire c  
6  );  
7  
8      assign s = a ^ b;  
9      assign c = a & b;  
10  
11  endmodule  
12
```

- full adder

```
1  module full_adder(  
2      input wire a,  
3      input wire b,  
4      input wire cin,  
5      output wire s,  
6      output wire cout  
7  );  
8  
9      wire partial_sum;  
10     wire carry_ab;  
11     wire carry_cin;  
12  
13     half_adder first(  
14         .a(a),  
15         .b(b),  
16         .s(partial_sum),  
17         .c(carry_ab)  
18     );  
19  
20     half_adder second(  
21         .a(partial_sum),  
22         .b(cin),  
23         .s(s),  
24         .c(carry_cin)  
25     );  
26  
27     assign cout = carry_ab | carry_cin;  
28  
29 endmodule
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.



```
51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

RUN C:\msys64\ucrt64\bin\vvp.EXE -V
Icarus Verilog runtime version 13.0 (stable) (v13_0)

Copyright (c) 2001-2026 Stephen Williams (steve@icarus.com)


This program is free software; you can redistribute it and/or modify
it under the terms of the GNU General Public License as published by
the Free Software Foundation; either version 2 of the License, or
(at your option) any later version.

This program is distributed in the hope that it will be useful,
but WITHOUT ANY WARRANTY; without even the implied warranty of
MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
GNU General Public License for more details.

You should have received a copy of the GNU General Public License along
with this program; if not, write to the Free Software Foundation, Inc.,
51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

도구 확인 완료. 다음은 src/.sim/-constraints/의 파일을 직접 작성하세요.
* Terminal will be reused by tasks, press any key to close it.
```

check tools를 실행한 결과 오류가 발생하지 않았으므로 다음으로 simulate를 실행하였다.



```
Affected design elements are:
: -- module full_adder declared here: C:\Users\young\Documents\lab1_02_full_adder\src\full_adder.v:1
: -- module half_adder declared here: C:\Users\young\Documents\lab1_02_full_adder\src\half_adder.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_02_full_adder\build\sim\run-f34aa8b19e884a9d9ed7b17ff993c4b3\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS full_adder cases=8
C:\Users\young\Documents\lab1_02_full_adder\sim\tb_full_adder.sv:34: $finish called at 80000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_02_full_adder\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```

위 터미널 응답에서 알 수 있듯이 8개의 경우 모두

올바르게 출력되었다는 것을 알 수 있다.

또한 출력 시간 또한 80ns로 올바르게 출력되었다.

이후 파형 출력을 통해 시간 구간별로 올바른 출력을 내놓는지 분석하였다.

시간 구간	a	b	cin	s	cout	의미
30~40 ns	0	1	1	0	1	$0+1+1=2$
70~80 ns	1	1	1	1	1	$1+1+1=3$

위는 이론에 따른 시뮬레이션 예상 결과이다.



예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```
22     .b(cin),
23     .s(s),
24     .c(carry_cin)
25 );
26
27 assign cout = carry_ab & carry_cin;
28
29 endmodule
```

코드의 마지막 cout의 or 부분을 and로 바꾸어 오류를 발생시켰다.

시뮬레이션 결과 오류가 발생하였다.

```
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_02_full_adder\build\sim\run-e020109b8f5c436ebca8a05d6fbe3b50\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
FATAL: C:\Users\young\Documents\lab1_02_full_adder\sim\tb_full_adder.sv:23: FAIL full_adder vector=3 expected=10 actual=00
      Time: 40000 Scope: tb_full_adder

ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_02_full_adder\build\sim\run-e020109b8f5c436ebca8a05d6fbe3b50\simulation.log

* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.
* Terminal will be reused by tasks, press any key to close it.
```

이후 오류를 수정하여 다시 시뮬레이트한 결과 복구에 성공하였다.

```
        .b(cin),
        .s(s),
        .c(carry_cin)
    );

    assign cout = carry_ab || carry_cin;

endmodule
```

```
• RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_02_full_adder\src -I C:\Users\young\Documents\lab1_02_full_adder\sim -s tb_full_adder -o C:\Users\young\Documents\lab1_02_full_adder\build\sim\run-5c6c0fcee1204ee4b195890c0c9fb70e\sim.vvp C:\Users\young\Documents\lab1_02_full_adder\src\full_adder.v C:\Users\young\Documents\lab1_02_full_adder\src\half_adder.v C:\Users\young\Documents\lab1_02_full_adder\sim\tb_full_adder.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
:   -- module full_adder declared here: C:\Users\young\Documents\lab1_02_full_adder\src\full_adder.v:1
:   -- module half_adder declared here: C:\Users\young\Documents\lab1_02_full_adder\src\half_adder.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_02_full_adder\build\sim\run-5c6c0fcee1204ee4b195890c0c9fb70e\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS full_adder cases=8
C:\Users\young\Documents\lab1_02_full_adder\sim\tb_full_adder.sv:34: $finish called at 80000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_02_full_adder\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```


- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.
- 원래의 회로에서는 첫 번째 혹은 두 번째 가산기 중 하나라도 carry가 1이면 최종 carry가 1이 되어야 하므로 or연산이 필요하다. 하지만, and연산으로 바꾸어 코드를 실행시켰기에 기댓값과 다른 출력을 얻어 오류가 발생하였다고 분석할 수 있다.

6.3. 4-bits adder

작성한 코드는 다음과 같다.

```
1  module adder_4bit(  
2      input wire [3:0] a,  
3      input wire [3:0] b,  
4      output wire [3:0] s,  
5      output wire cout  
6  );  
7  
8      assign {cout, s} = {1'b0, a} + {1'b0, b};  
9  
10 endmodule
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.



check tools를 실행한 결과 오류가 발생하지 않았으므로 다음으로 simulate를 실행하였다.

```
. Affected design elements are.
: -- module adder_4bit declared here: C:\Users\young\Documents\lab1_03_adder4\src\adder_4bit.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_03_adder4\build\sim\run-0821e6fe43ee4c49a360896301e295fb\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS adder_4bit cases=256
C:\Users\young\Documents\lab1_03_adder4\sim\tb_adder_4bit.sv:35: $finish called at 2560000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_03_adder4\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```

위 터미널 응답에서 알 수 있듯이 256개의 경우 모두 올바르게 출력되었다는 것을 알 수 있다.

또한 출력 시간 또한 2560ns로 올바르게 출력되었다.

이후 파형 출력을 통해 시간 구간별로 올바른 출력을 내놓는지 분석하였다.

310~320ns구간에서

a = 1

b = f (= 15)

s = 0

cout = 1

이 되어 $1+15=16$ 의 결과가 나오는 것이 이론에 따른 예상값이다.



예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```

1  module adder_4bit(
2      input wire [3:0] a,
3      input wire [3:0] b,
4      output wire [3:0] s,
5      output wire cout
6  );
7
8      assign {cout, s} = {1'b0, a} - {1'b0, b};
9
10 endmodule

```

코드의 덧셈부분을 뺄셈으로 바꾸어 오류를 발생시키겠다.

시뮬레이션 결과 오류가 발생하였다.

```
⊙ RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_03_adder4\src -I C:\Users\young\Documents\lab1_03_adder4\sim -s tb_adder_4bit -o C:\Users\young\Documents\lab1_03_adder4\build\sim\run-175a2962979c44d7987255c0b5fb8b9e\sim.vvp C:\Users\young\Documents\lab1_03_adder4\src\adder_4bit.v C:\Users\young\Documents\lab1_03_adder4\sim\tb_adder_4bit.v
warning: Some design elements have no explicit time unit and/or
       : time precision. This may cause confusing timing results.
       : Affected design elements are:
       :   -- module adder_4bit declared here: C:\Users\young\Documents\lab1_03_adder4\src\adder_4bit.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_03_adder4\build\sim\run-175a2962979c44d7987255c0b5fb8b9e\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
FATAL: C:\Users\young\Documents\lab1_03_adder4\sim\tb_adder_4bit.v:24: FAIL adder_4bit vector=1 expected=01 actual=1f
       Time: 20000 Scope: tb_adder_4bit

ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_03_adder4\build\sim\run-175a2962979c44d7987255c0b5fb8b9e\simulation.log

* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.
* Terminal will be reused by tasks, press any key to close it.
```

이후 오류를 수정하여 다시 시뮬레이션한 결과 복구에 성공하였다.

```
2     input wire [3:0] a,  
3     input wire [3:0] b,  
4     output wire [3:0] s,  
5     output wire cout  
6 );  
7  
8     assign {cout, s} = {1'b0, a} + {1'b0, b};  
9  
10    endmodule  
11
```

```
... module adder_4bit declared here: C:\Users\young\Documents\lab1_03_adder4\src\adder_4bit.v:1  
adder4\src\adder_4bit.v:1  
  
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_03_adder4\build\sim\run-7aa76bff0ddb46dc8ff99c0fe18f5761\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
LAB1_PASS adder_4bit cases=256  
C:\Users\young\Documents\lab1_03_adder4\sim\tb_adder_4bit.sv:35: $finish called  
at 2560000 (1ps)  
  
시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.  
WAVE C:\Users\young\Documents\lab1_03_adder4\build\sim\wave.vcd  
* Terminal will be reused by tasks, press any key to close it.
```


- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.
- 테스트벤치의 기댓값에 따르면 계속해서 덧셈값을 기대하는 반면에, 코드를 뺄셈으로 입력하였기 때문에 뺄셈 출력을 계속 내놓아 기댓값과 일치하지 않았기에 오류가 발생하였다고 분석할 수 있다.

6.4. 4-bit subtractor

작성한 코드는 다음과 같다.

```
1  module sub_4bit(  
2      input wire [3:0] a,  
3      input wire [3:0] b,  
4      output wire [3:0] d,  
5      output wire bor  
6  );  
7  
8      assign d = a - b;  
9      assign bor = a < b;  
10  
11  endmodule  
12
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.



check tools를 실행한 결과 오류가 발생하지 않았으므로 다음으로 simulate를 실행하였다.

```
● RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_04_subtractor4\src -I C:\Users\young\Documents\lab1_04_subtractor4\sim -s tb_sub_4bit -o C:\Users\young\Documents\lab1_04_subtractor4\build\sim\run-2a2f96c19e5a4f469f51d3e0b5a12743\sim.vvp C:\Users\young\Documents\lab1_04_subtractor4\src\sub_4bit.v C:\Users\young\Documents\lab1_04_subtractor4\sim\tb_sub_4bit.v
warning: Some design elements have no explicit time unit and/or
       : time precision. This may cause confusing timing results.
       : Affected design elements are:
       :   -- module sub_4bit declared here: C:\Users\young\Documents\lab1_04_subtractor4\src\sub_4bit.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_04_subtractor4\build\sim\run-2a2f96c19e5a4f469f51d3e0b5a12743\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS sub_4bit cases=256
C:\Users\young\Documents\lab1_04_subtractor4\sim\tb_sub_4bit.v:38: $finish call
ed at 2560000 (1ps)



시뮬레이션 실행 완료. 진리표.자기검사.파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_04_subtractor4\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```

위 터미널 응답에서 알 수 있듯이 256개의 경우 모두 올바르게 출력되었다는 것을 알 수 있다.
또한 출력 시간 또한 2560ns로 올바르게 출력되었다.

이후 파형 출력을 통해 시간 구간별로 올바른 출력을 내놓는지 분석하였다.

시간 구간	a	b	d	bor	의미
10~20 ns	0	1	f(15)	1	0-1이라 borrow 발생
170~180 ns	1	1	0	0	같은 수끼리 빼므로 borrow 없음

위는 이론에 따른 시뮬레이션 예상 결과이다.



예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```
4      output wire [3:0] d,  
5      output wire bor  
6  );  
7  
8      assign d = a - b;  
9      assign bor = a <= b;  
10  
11  endmodule
```

코드의 부등호 ‘<’ 를 ‘<=’ 로 바꾸어 오류를 발생시켰다.

```
© RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_04_subtractor4\src -I C:\Users\young\Documents\lab1_04_subtractor4\sim -s tb_sub_4bit -o C:\Users\young\Documents\lab1_04_subtractor4\build\sim\run-664386aa84e44076ab3f4ce5fce0cccce\sim.vvp C:\Users\young\Documents\lab1_04_subtractor4\src\sub_4bit.v C:\Users\young\Documents\lab1_04_subtractor4\sim\tb_sub_4bit.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
: -- module sub_4bit declared here: C:\Users\young\Documents\lab1_04_subtractor4\src\sub_4bit.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_04_subtractor4\build\sim\run-664386aa84e44076ab3f4ce5fce0cccce\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
FATAL: C:\Users\young\Documents\lab1_04_subtractor4\sim\tb_sub_4bit.sv:27: FAIL
sub_4bit vector=0 expected=00 actual=10
Time: 10000 Scope: tb_sub_4bit

ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_04_subtractor4\build\sim\run-664386aa84e44076ab3f4ce5fce0cccce\simulation.log

* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.
* Terminal will be reused by tasks, press any key to close it.
```

시뮬레이션 결과 오류가 발생하였다.

이후 오류를 수정하여 다시 시뮬레이트한 결과 복구에 성공하였다.

```
1 module sub_4bit(
2     input wire [3:0] a,
3     input wire [3:0] b,
4     output wire [3:0] d,
5     output wire bor
6 );
7
8     assign d = a - b;
9     assign bor = a < b;
10
11 endmodule
12
```

```

warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
:   -- module sub_4bit declared here: C:\Users\young\Documents\lab1_04_s
btractor4\src\sub_4bit.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_04_subtractor
\build\sim\run-fe9bc9b1ebcf49b9b07fce3cb731fea5\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS sub_4bit cases=256
C:\Users\young\Documents\lab1_04_subtractor4\sim\tb_sub_4bit.sv:38: $finish cal
ed at 2560000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_04_subtractor4\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.

```


- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.
- 차를 구하는 회로에서는 두 입력값의 크기를 비교하여 연산의 순서를 정해야 하는데, 원래 a가 b보다 작은 경우에만 borrow를 1을 내놓아야 하는데, 같은 경우에도 1을 내놓게 되어 기댓값과 다른 출력을 내놓아 오류가 발생하였다고 분석할 수 있다.

6.5. 4-bit comparator

작성한 코드는 다음과 같다.

```
1  module sub_4bit(  
2      input wire [3:0] a,  
3      input wire [3:0] b,  
4      output wire [3:0] d,  
5      output wire bor  
6  );  
7  
8      assign d = a - b;  
9      assign bor = a < b;  
10  
11  endmodule  
12
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.



check tools를 실행한 결과 오류가 발생하지 않았으므로 다음으로 simulate를 실행하였다.

```
RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_05_comparator4\src -I C:\Users\young\Documents\lab1_05_comparator4\sim -s tb_compare_4 -o C:\Users\young\Documents\lab1_05_comparator4\build\sim\run-0f84b0e210cb467b8f671c60349fcff9\sim.vvp C:\Users\young\Documents\lab1_05_comparator4\src\compare_4.v C:\Users\young\Documents\lab1_05_comparator4\sim\tb_compare_4.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
:   -- module compare_4 declared here: C:\Users\young\Documents\lab1_05_comparator4\src\compare_4.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_05_comparator4\build\sim\run-0f84b0e210cb467b8f671c60349fcff9\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1 PASS compare_4 cases=256
C:\Users\young\Documents\lab1_05_comparator4\sim\tb_compare_4.sv:38: $finish called at 2560000 (1ps)


시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_05_comparator4\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```

위 터미널 응답에서 알 수 있듯이 256개의 경우 모두 올바르게 출력되었다는 것을 알 수 있다.
또한 출력 시간 또한 2560ns로 올바르게 출력되었다.

이후 파형 출력을 통해 시간 구간별로 올바른 출력을 내놓는지 분석하였다.

시간 구간	a	b	o	의미
0~10ns	0	0	010	a = b
10~20ns	0	1	001	a < b
160~170ns	1	0	100	a >b

위는 이론에 따른 시뮬레이션 예상 결과이다.



예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```
1  module compare_4(  
2      input wire [3:0] a,  
3      input wire [3:0] b,  
4      output wire [2:0] o  
5  );  
6  
7      assign o = {a > b, a != b, a < b};  
8  
9  endmodule
```

코드의 부등호 '==' 를 '!=' 로 바꾸어 오류를 발생시켰다.

```
© RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_05_comparator4\src -I C:\Users\young\Documents\lab1_05_comparator4\sim -s tb_compare_4 -o C:\Users\young\Documents\lab1_05_comparator4\build\sim\run-b59f54a47b6744c3abc980fead924e4a\sim.vvp C:\Users\young\Documents\lab1_05_comparator4\src\compare_4.v C:\Users\young\Documents\lab1_05_comparator4\sim\tb_compare_4.sv  
warning: Some design elements have no explicit time unit and/or  
: time precision. This may cause confusing timing results.  
: Affected design elements are:  
: -- module compare_4 declared here: C:\Users\young\Documents\lab1_05_comparator4\src\compare_4.v:1  
  
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_05_comparator4\build\sim\run-b59f54a47b6744c3abc980fead924e4a\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
FATAL: C:\Users\young\Documents\lab1_05_comparator4\sim\tb_compare_4.sv:27: FAIL  
compare_4 vector=0 expected=2 actual=0  
Time: 10000 Scope: tb_compare_4  
  
ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_05_comparator4\build\sim\run-b59f54a47b6744c3abc980fead924e4a\simulation.log  
  
* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.  
* Terminal will be reused by tasks, press any key to close it.
```

시뮬레이션 결과 오류가 발생하였다.

이후 오류를 수정하여 다시 시뮬레이트한 결과 복구에 성공하였다.

```
1 module compare_4(  
2     input wire [3:0] a,  
3     input wire [3:0] b,  
4     output wire [2:0] o  
5 );  
6  
7     assign o = {a > b, a == b, a < b};  
8  
9 endmodule
```

```
● RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_05_comparator4\src -I C:\Users\young\Documents\lab1_05_comparator4\sim -s tb_compare_4 -o C:\Users\young\Documents\lab1_05_comparator4\build\sim\run-c1fbfe35fadd4883ba8e80e984ec9b87\sim.vvp C:\Users\young\Documents\lab1_05_comparator4\src\compare_4.v C:\Users\young\Documents\lab1_05_comparator4\sim\tb_compare_4.sv  
warning: Some design elements have no explicit time unit and/or  
: time precision. This may cause confusing timing results.  
: Affected design elements are:  
: -- module compare_4 declared here: C:\Users\young\Documents\lab1_05_comparator4\src\compare_4.v:1
```

```
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_05_comparator4\build\sim\run-c1fbfe35fadd4883ba8e80e984ec9b87\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
LAB1_PASS compare_4 cases=256  
C:\Users\young\Documents\lab1_05_comparator4\sim\tb_compare_4.sv:38: $finish called at 2560000 (1ps)
```

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.

WAVE C:\Users\young\Documents\lab1_05_comparator4\build\sim\wave.vcd

* Terminal will be reused by tasks, press any key to close it.


- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.
- 원래 부등호를 이용해 a와 b의 크기를 비교하는 코드를 작성하여 이를 테스트벤치의 기댓값으로 적용하였지만, 오류 코드에서는 a와 b가 같지 않은 상황을 비교하게 되면서, a와 b가 같은 상황을 비교하지 못할뿐더러 부등호를 사용해 비교하는 과정에서 두 비교가 겹쳐 오류가 발생하였다.

6.6. 4x1 MUX

작성한 코드는 다음과 같다.

```
1  module mux_4x1(  
2      input wire [3:0] i,  
3      input wire [1:0] s,  
4      output wire z  
5  );  
6  
7      assign z = i[3-s];  
8  
9  endmodule  
10
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.



check tools를 실행한 결과 오류가 발생하지 않았으므로 다음으로 simulate를 실행하였다.

```
● * Executing task in folder PROJECT: C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE tools/lab1.py simulate

RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_06_mux4to1\src -I C:\Users\young\Documents\lab1_06_mux4to1\sim -s tb_mux_4x1 -o C:\Users\young\Documents\lab1_06_mux4to1\build\sim\run-a45a81dfdada452cb79cd6687f4298a2\sim.vvp C:\Users\young\Documents\lab1_06_mux4to1\src\mux_4x1.v C:\Users\young\Documents\lab1_06_mux4to1\sim\tb_mux_4x1.sv
warning: Some design elements have no explicit time unit and/or
       : time precision. This may cause confusing timing results.
       : Affected design elements:
       :   -- module mux_4x1 declared here: C:\Users\young\Documents\lab1_06_mux4to1\src\mux_4x1.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_06_mux4to1\build\sim\run-a45a81dfdada452cb79cd6687f4298a2\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS mux_4x1 cases=64
C:\Users\young\Documents\lab1_06_mux4to1\sim\tb_mux_4x1.sv:37: $finish called at 640000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_06_mux4to1\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```

위 터미널 응답에서 알 수 있듯이 64개의 경우 모두 올바르게 출력되었다는 것을 알 수 있다.
또한 출력 시간 또한 640ns로 올바르게 출력되었다.

이후 파형 출력을 통해 시간 구간별로 올바른 출력을 내놓는지 분석하였다.


I =1000이면 다음과 같은 출력이 이론적으로 등장해야한다.

s=00 → i[3]=1 → z=1

s=01 → i[2]=0 → z=0

s=10 → i[1]=0 → z=0

s=11 → i[0]=0 → z=0



예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```
1  module mux_4x1(  
2      input wire [3:0] i,  
3      input wire [1:0] s,  
4      output wire z  
5  );  
6  
7      assign z = i[s];  
8  
9  endmodule
```

코드의 부등호 '3-s' 를 's' 로 바꾸어 오류를 발생시켰다.

```
○ RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_06_mux4to1\src -I C:\Users\young\Documents\lab1_06_mux4to1\sim -s tb_mux_4x1 -o C:\Users\young\Documents\lab1_06_mux4to1\build\sim\run-083b1389be6c4afaa27e9065e62e137e\sim.vvp C:\Users\young\Documents\lab1_06_mux4to1\src\mux_4x1.v C:\Users\young\Documents\lab1_06_mux4to1\sim\tb_mux_4x1.sv  
warning: Some design elements have no explicit time unit and/or  
: time precision. This may cause confusing timing results.  
: Affected design elements are:  
: -- module mux_4x1 declared here: C:\Users\young\Documents\lab1_06_mux4to1\src\mux_4x1.v:1  
  
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_06_mux4to1\build\sim\run-083b1389be6c4afaa27e9065e62e137e\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
FATAL: C:\Users\young\Documents\lab1_06_mux4to1\sim\tb_mux_4x1.sv:26: FAIL mux_4x1 vector=4 expected=0 actual=1  
Time: 50000 Scope: tb_mux_4x1  
  
ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_06_mux4to1\build\sim\run-083b1389be6c4afaa27e9065e62e137e\simulation.log  
  
* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python311\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.  
* Terminal will be reused by tasks, press any key to close it.
```

시뮬레이션 결과 오류가 발생하였다.

이후 오류를 수정하여 다시 시뮬레이트한 결과 복구에 성공하였다.

```
1  module mux_4x1(  
2      input wire [3:0] i,  
3      input wire [1:0] s,  
4      output wire z  
5  );  
6  
7      assign z = i[3-s];  
8  
9  endmodule  
10
```

```
RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_06_mux4to1\src -I C:\Users\young\Documents\lab1_06_mux4to1\sim -s tb_mux_4x1 -o C:\Users\young\Documents\lab1_06_mux4to1\build\sim\run-fc04d00cb3324d64be7dc59b583deab\sim.vvp C:\Users\young\Documents\lab1_06_mux4to1\src\mux_4x1.v C:\Users\young\Documents\lab1_06_mux4to1\sim\tb_mux_4x1.v  
warning: Some design elements have no explicit time unit and/or  
: time precision. This may cause confusing timing results.  
: Affected design elements are:  
: -- module mux_4x1 declared here: C:\Users\young\Documents\lab1_06_mux4to1\src\mux_4x1.v:1
```

```
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_06_mux4to1\build\sim\run-fc04d00cb3324d64be7dc59b583deab\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
LAB1_PASS mux_4x1 cases=64  
C:\Users\young\Documents\lab1_06_mux4to1\sim\tb_mux_4x1.v:37: $finish called at 640000 (1ps)
```

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.

WAVE C:\Users\young\Documents\lab1_06_mux4to1\build\sim\wave.vcd

* Terminal will be reused by tasks, press any key to close it.




- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.
- 3-s로 연산한 결과를 테스트벤치에서 기댓값으로 가지지만, 실제 출력 결과는 s로 내놓음으로 기댓값과 출력값이 달라 오류가 발생하였다고 분석할 수 있다.

6.7. 1-to-8 DEMUX

작성한 코드는 다음과 같다.

```
1 module demux_1x8(  
2     input wire i,  
3     input wire [2:0] s,  
4     output wire [7:0] o  
5 );  
6  
7     assign o = i ? (8'b10000000 >> s) : 8'b0;  
8  
9 endmodule
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.



check tools를 실행한 결과 오류가 발생하지 않았으므로 다음으로 simulate를 실행하였다.

```
* Executing task in folder PROJECT: C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE tools/lab1.py simulate

RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_07_demux1to8\src -I C:\Users\young\Documents\lab1_07_demux1to8\sim -s tb_demux_1x8 -o C:\Users\young\Documents\lab1_07_demux1to8\build\sim\run-b05d18a7c0274f4ea2c9eb89feabf12d\sim.vvp C:\Users\young\Documents\lab1_07_demux1to8\src\demux_1x8.v C:\Users\young\Documents\lab1_07_demux1to8\sim\tb_demux_1x8.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
:   -- module demux_1x8 declared here: C:\Users\young\Documents\lab1_07_demux1to8\src\demux_1x8.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_07_demux1to8\build\sim\run-b05d18a7c0274f4ea2c9eb89feabf12d\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS demux_1x8 cases=16
C:\Users\young\Documents\lab1_07_demux1to8\sim\tb_demux_1x8.sv:37: $finish called at 160000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_07_demux1to8\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```

위 터미널 응답에서 알 수 있듯이 16개의 경우 모두 올바르게 출력되었다는 것을 알 수 있다.
또한 출력 시간 또한 160ns로 올바르게 출력되었다.

이론에 따르면 각 시간구간별 결과는 다음과 같이
얼어져야한다.

- 80~90ns

i = 1

s = 000



o = 10000000

- 150~160ns

i = 1

s = 111

o = 00000001



예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```
1  module demux_1x8(  
2      input wire i,  
3      input wire [2:0] s,  
4      output wire [7:0] o  
5  );  
6  
7      assign o = i ? (8'b10000000 << s) : 8'b0;  
8  
9  endmodule
```

코드의 부등호 '>>' 를 '<<' 로 바꾸어 오류를 발생시켰다.

```
○ RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_07_demux1to8\src -I C:\Users\young\Documents\lab1_07_demux1to8\sim -s tb_demux_1x8 -o C:\Users\young\Documents\lab1_07_demux1to8\build\sim\run-0b747ac51b2c4001a46cbaf7beb58e87\sim.vvp C:\Users\young\Documents\lab1_07_demux1to8\src\demux_1x8.v C:\Users\young\Documents\lab1_07_demux1to8\sim\tb_demux_1x8.sv  
warning: Some design elements have no explicit time unit and/or  
: time precision. This may cause confusing timing results.  
: Affected design elements are:  
: -- module demux_1x8 declared here: C:\Users\young\Documents\lab1_07_demux1to8\src\demux_1x8.v:1  
  
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_07_demux1to8\build\sim\run-0b747ac51b2c4001a46cbaf7beb58e87\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
FATAL: C:\Users\young\Documents\lab1_07_demux1to8\sim\tb_demux_1x8.sv:26: FAIL demux_1x8 vector=9 expected=40 actual=00  
Time: 100000 Scope: tb_demux_1x8  
  
ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_07_demux1to8\build\sim\run-0b747ac51b2c4001a46cbaf7beb58e87\simulation.log  
  
* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.  
* Terminal will be reused by tasks, press any key to close it.
```

시뮬레이션 결과 오류가 발생하였다.

이후 오류를 수정하여 다시 시뮬레이트한 결과 복구에 성공하였다.

```
1  module demux_1x8(  
2      input wire i,  
3      input wire [2:0] s,  
4      output wire [7:0] o  
5  );  
6  
7      assign o = i ? (8'b10000000 >> s) : 8'b0;  
8  
9  endmodule
```

```
● RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_07_demux1to8\src -I C:\Users\young\Documents\lab1_07_demux1to8\sim -s tb_demux_1x8 -o C:\Users\young\Documents\lab1_07_demux1to8\build\sim\run-e5d471eb29f2450d830005fb5e9ffaee\sim.vvp C:\Users\young\Documents\lab1_07_demux1to8\src\demux_1x8.v C:\Users\young\Documents\lab1_07_demux1to8\sim\tb_demux_1x8.sv  
warning: Some design elements have no explicit time unit and/or  
: time precision. This may cause confusing timing results.  
: Affected design elements:  
: -- module demux_1x8 declared here: C:\Users\young\Documents\lab1_07_d  
emux1to8\src\demux_1x8.v:1  
  
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_07_demux1to8\build\sim\run-e5d471eb29f2450d830005fb5e9ffaee\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
LAB1_PASS demux_1x8 cases=16  
C:\Users\young\Documents\lab1_07_demux1to8\sim\tb_demux_1x8.sv:37: $finish called at 160000 (1ps)  
  
시뮬레이션 실행 완료. 진리표.자기검사.파형으로 회로의 정답 여부를 확인하세요.  
WAVE C:\Users\young\Documents\lab1_07_demux1to8\build\sim\wave.vcd  
* Terminal will be reused by tasks, press any key to close it.
```


- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.
- 저장해놓은 진수들을 이동시키는 방향을 바꾸어 오류를 발생시켰다. 이에 따라 예측값과 실제 출력값이 달라 오류가 발생한 것으로 보인다.

6.8. Encoder

작성한 코드는 다음과 같다.

```
1  module encoder8x3(  
2      input wire [7:0] i,  
3      output reg [2:0] a  
4  );  
5  
6      always @* begin  
7          case (i)  
8              8'h80: a = 0;  
9              8'h40: a = 1;  
10             8'h20: a = 2;  
11             8'h10: a = 3;  
12             8'h08: a = 4;  
13             8'h04: a = 5;  
14             8'h02: a = 6;  
15             8'h01: a = 7;  
16             default: a = 0;  
17         endcase  
18     end  
19  
20 endmodule
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.



```
{} simulation.json > ...
1
Problems 4 Output Terminal ... 01 Check tools (PROJECT) - Task ✓ + - [ ] [X]
* Executing task in folder PROJECT: C:\Users\young\AppData\Local\Programs\Python\Python39\python.exe tools/lab1.py check
You should have received a copy of the GNU General Public License along
with this program; if not, write to the Free Software Foundation, Inc.,
51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

RUN C:\msys64\ucrt64\bin\vvp.EXE -V
Icarus Verilog runtime version 13.0 (stable) (v13_0)

Copyright (c) 2001-2026 Stephen Williams (steve@icarus.com)

This program is free software; you can redistribute it and/or modify
it under the terms of the GNU General Public License as published by
the Free Software Foundation; either version 2 of the License, or
(at your option) any later version.

This program is distributed in the hope that it will be useful,
but WITHOUT ANY WARRANTY; without even the implied warranty of
MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
GNU General Public License for more details.

You should have received a copy of the GNU General Public License along
with this program; if not, write to the Free Software Foundation, Inc.,
51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

도구 확인 완료. 다음은 src/-sim/-constraints/의 파일을 직접 작성하세요.
* Terminal will be reused by tasks, press any key to close it.
```

check tools를 실행한 결과 오류가 발생하지 않았으므로 다음으로 simulate를 실행하였다.

```
* Executing task in folder PROJECT: C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE tools/lab1.py simulate

RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_08_encoder8to3\src -I C:\Users\young\Documents\lab1_08_encoder8to3\sim -s tb_encoder8x3 -o C:\Users\young\Documents\lab1_08_encoder8to3\build\sim\run-2309453b926d4d07858ee54c16ba22a0\sim.vvp C:\Users\young\Documents\lab1_08_encoder8to3\src\encoder8x3.v C:\Users\young\Documents\lab1_08_encoder8to3\sim\tb_encoder8x3.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
: -- module encoder8x3 declared here: C:\Users\young\Documents\lab1_08_encoder8to3\src\encoder8x3.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_08_encoder8to3\build\sim\run-2309453b926d4d07858ee54c16ba22a0\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS encoder8x3 cases=256
C:\Users\young\Documents\lab1_08_encoder8to3\sim\tb_encoder8x3.sv:39: $finish called at 2560000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_08_encoder8to3\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```

위 터미널 응답에서 알 수 있듯이 256개의 경우 모두 올바르게 출력되었다는 것을 알 수 있다.
또한 출력 시간 또한 2560ns로 올바르게 출력되었다.

이론에 따르면 다음과 같은 결과가 얻어져야한다.

- 10~20ns
i = 01 (hex) = 00000001
→ a = 7 = 111
- 30~40ns
i = 03 (hex) = 00000011
→ a = 0 = 000

	ns	15.625 ns	31.25 ns
coder8x3.i[7:0]	00	01	02
coder8x3.a[2:0]	0	7	6

	25 ns	31.25 ns			46.875 ns	
oder8x3.i[7:0]	01	02	03	04	05	
oder8x3.a[2:0]	7	6	0	5	0	

예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```
case (1)
    8'h80: a = 0;
    8'h40: a = 1;
    8'h20: a = 2;
    8'h10: a = 3;
    8'h08: a = 4;
    8'h04: a = 5;
    8'h02: a = 6;
    8'h01: a = 6;
    default: a = 0;
```

코드의 '7' 을 '6' 으로 바꾸어 오류를 발생시켰다.

```
Ⓢ RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_08_encoder8to3\src -I C:\Users\young\Documents\lab1_08_encoder8to3\sim -s tb_encoder8x3 -o C:\Users\young\Documents\lab1_08_encoder8to3\build\sim\run-b1f18c93765a4c18b76a1ae8b1b23cac\sim.vvp C:\Users\young\Documents\lab1_08_encoder8to3\src\encoder8x3.v C:\Users\young\Documents\lab1_08_encoder8to3\sim\tb_encoder8x3.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements:
: -- module encoder8x3 declared here: C:\Users\young\Documents\lab1_08_encoder8to3\src\encoder8x3.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_08_encoder8to3\build\sim\run-b1f18c93765a4c18b76a1ae8b1b23cac\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
FATAL: C:\Users\young\Documents\lab1_08_encoder8to3\sim\tb_encoder8x3.sv:28: FAIL encoder8x3 vector=1 expected=7 actual=6
Time: 20000 Scope: tb_encoder8x3

ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_08_encoder8to3\build\sim\run-b1f18c93765a4c18b76a1ae8b1b23cac\simulation.log

* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.
* Terminal will be reused by tasks, press any key to close it.
```

시뮬레이션 결과 오류가 발생하였다.

이후 오류를 수정하여 다시 시뮬레이트한 결과 복구에 성공하였다.

```
2      input wire [7:0] i,
3      output reg [2:0] a
4  );
5
6      always @* begin
7          case (i)
8              8'h80: a = 0;
9              8'h40: a = 1;
10             8'h20: a = 2;
11             8'h10: a = 3;
12             8'h08: a = 4;
13             8'h04: a = 5;
14             8'h02: a = 6;
15             8'h01: a = 7;
16             default: a = 0;
17         endcase
```

```
RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_08_encoder8to3\src -I C:\Users\young\Documents\lab1_08_encoder8to3\sim -s tb_encoder8x3 -o C:\Users\young\Documents\lab1_08_encoder8to3\build\sim\run-6a3baf9e611e42e0abb37d12a2f377e5\sim.vvp C:\Users\young\Documents\lab1_08_encoder8to3\src\encoder8x3.v C:\Users\young\Documents\lab1_08_encoder8to3\sim\tb_encoder8x3.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
:   -- module encoder8x3 declared here: C:\Users\young\Documents\lab1_08_encoder8to3\src\encoder8x3.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_08_encoder8to3\build\sim\run-6a3baf9e611e42e0abb37d12a2f377e5\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS encoder8x3 cases=256
C:\Users\young\Documents\lab1_08_encoder8to3\sim\tb_encoder8x3.sv:39: $finish called at 2560000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_08_encoder8to3\build\sim\wave.vcd
[*] Terminal will be reused by tasks, press any key to close it.
```


- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.
- 인코더에서 입력받는 위치를 7번에서 6번으로 바뀌게 되어 앞선 입력 위치와 중첩되어 오류가 발생하였다고 판단된다.

6.9. Decoder 3x8

작성한 코드는 다음과 같다.

```
1  module decoder3x8(  
2      input wire a,  
3      input wire b,  
4      input wire c,  
5      output wire [7:0] o  
6  );  
7  
8      assign o = 8'b00000001 << {a, b, c};  
9  
10 endmodule  
11
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.



check tools를 실행한 결과 오류가 발생하지 않았으므로
다음으로 simulate를 실행하였다.

```
* Executing task in folder PROJECT: C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE tools/lab1.py simulate

RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_09_decoder3to8\src -I C:\Users\young\Documents\lab1_09_decoder3to8\sim -s tb_decoder3x8 -o C:\Users\young\Documents\lab1_09_decoder3to8\build\sim\run-387d0c839fdf4bb28d9e545e7d0334d9\sim.vvp C:\Users\young\Documents\lab1_09_decoder3to8\src\decoder3x8.v C:\Users\young\Documents\lab1_09_decoder3to8\sim\tb_decoder3x8.sv
warning: Some design elements have no explicit time unit and/or
       : time precision. This may cause confusing timing results.
       : Affected design elements are:
       :   -- module decoder3x8 declared here: C:\Users\young\Documents\lab1_09_decoder3to8\src\decoder3x8.v:1


RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_09_decoder3to8\build\sim\run-387d0c839fdf4bb28d9e545e7d0334d9\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS decoder3x8 cases=8
C:\Users\young\Documents\lab1_09_decoder3to8\sim\tb_decoder3x8.sv:35: $finish called at 80000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_09_decoder3to8\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```

위 터미널 응답에서 알 수 있듯이 8개의 경우 모두 올바르게 출력되었다는 것을 알 수 있다.
또한 출력 시간 또한 80ns로 올바르게 출력되었다.

이론에 따르면 다음과 같은 결과가 얻어져야한다.

- 5ns → abc=000 → o=00000001
- 15ns → abc=001 → o=00000010
- 35ns → abc=011 → o=00001000
- 45ns → abc=100 → o=00010000
- 75ns → abc=111 → o=10000000



예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```
1  module decoder3x8(  
2      input wire a,  
3      input wire b,  
4      input wire c,  
5      output wire [7:0] o  
6  );  
7  
8      assign o = 8'b00000001 >> {a, b, c};  
9  
10 endmodule  
11
```

코드의 '<<' 을 '>>' 으로 바꾸어 오류를 발생시켰다.

```
Ⓢ RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_09_decoder3to8\src -I C:\Users\young\Documents\lab1_09_decoder3to8\sim -s tb_decoder3x8 -o C:\Users\young\Documents\lab1_09_decoder3to8\build\sim\run-4da82dcac1794c21ac719ad30ed3f49b\sim.vvp C:\Users\young\Documents\lab1_09_decoder3to8\src\decoder3x8.v C:\Users\young\Documents\lab1_09_decoder3to8\sim\tb_decoder3x8.sv  
warning: Some design elements have no explicit time unit and/or  
: time precision. This may cause confusing timing results.  
: Affected design elements are:  
: -- module decoder3x8 declared here: C:\Users\young\Documents\lab1_09_decoder3to8\src\decoder3x8.v:1  
  
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_09_decoder3to8\build\sim\run-4da82dcac1794c21ac719ad30ed3f49b\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
FATAL: C:\Users\young\Documents\lab1_09_decoder3to8\sim\tb_decoder3x8.sv:24: FATAL decoder3x8 vector=1 expected=02 actual=00  
Time: 20000 Scope: tb_decoder3x8  
  
ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_09_decoder3to8\build\sim\run-4da82dcac1794c21ac719ad30ed3f49b\simulation.log  
  
* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.  
* Terminal will be reused by tasks, press any key to close it.
```

시뮬레이션 결과 오류가 발생하였다.

이후 오류를 수정하여 다시 시뮬레이트한 결과 복구에 성공하였다.

```
1  module decoder3x8(  
2      input wire a,  
3      input wire b,  
4      input wire c,  
5      output wire [7:0] o  
6  );  
7  
8      assign o = 8'b00000001 << {a, b, c};  
9  
10 endmodule  
11
```

```
• RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_09_decoder3to8\src -I C:\Users\young\Documents\lab1_09_decoder3to8\sim -s tb_decoder3x8 -o C:\Users\young\Documents\lab1_09_decoder3to8\build\sim\run-8d2417ff33ae4c40bf9001e1df610a6b\sim.vvp C:\Users\young\Documents\lab1_09_decoder3to8\src\decoder3x8.v C:\Users\young\Documents\lab1_09_decoder3to8\sim\tb_decoder3x8.sv  
warning: Some design elements have no explicit time unit and/or  
: time precision. This may cause confusing timing results.  
: Affected design elements are:  
: -- module decoder3x8 declared here: C:\Users\young\Documents\lab1_09_decoder3to8\src\decoder3x8.v:1  
  
RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_09_decoder3to8\build\sim\run-8d2417ff33ae4c40bf9001e1df610a6b\sim.vvp  
VCD info: dumpfile wave.vcd opened for output.  
LAB1_PASS decoder3x8 cases=8  
C:\Users\young\Documents\lab1_09_decoder3to8\sim\tb_decoder3x8.sv:35: $finish called at 80000 (1ps)  
  
시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.  
WAVE C:\Users\young\Documents\lab1_09_decoder3to8\build\sim\wave.vcd  
* Terminal will be reused by tasks, press any key to close it.
```

- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.

- 마찬가지로 저장된 데이터들을 원래 코드대로면, 왼쪽으로 움직여 저장해야하지만, 오류 코드를 기입함으로서 예상된 결과와 다르게 데이터들이 오른쪽으로 움직이며 저장되므로 오류가 발생했다.

6.10. Seven Segment Decoder

작성한 코드는 다음과 같다.

```
1  module seg_decoder(  
2      input wire [3:0] bcd,  
3      output reg [7:0] seg_data  
4  );  
5  
6      always @* begin  
7          case (bcd)  
8              4'h0: seg_data = 8'hFC;  
9              4'h1: seg_data = 8'h60;  
10             4'h2: seg_data = 8'hDA;  
11             4'h3: seg_data = 8'hF2;  
12             4'h4: seg_data = 8'h66;  
13             4'h5: seg_data = 8'hB6;  
14             4'h6: seg_data = 8'hBE;  
15             4'h7: seg_data = 8'hE0;  
16             4'h8: seg_data = 8'hFE;  
17             4'h9: seg_data = 8'hF6;  
18             4'hA: seg_data = 8'hEE;  
19             4'hB: seg_data = 8'h3E;  
20             4'hC: seg_data = 8'h9C;  
21             4'hD: seg_data = 8'h7A;  
22             4'hE: seg_data = 8'h9E;  
23             4'hF: seg_data = 8'h8E;  
24             default: seg_data = 8'h00;  
25         endcase  
26     end  
27  
28 endmodule  
29
```

```
* Executing task in folder PROJECT: C:\Users\young\AppData\Local\Programs\Python\Python313\pyth
on.EXE tools/lab1.py check
You should have received a copy of the GNU General Public License along
with this program; if not, write to the Free Software Foundation, Inc.,
51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

RUN C:\msys64\ucrt64\bin\vvp.EXE -V
Icarus Verilog runtime version 13.0 (stable) (v13_0)

Copyright (c) 2001-2026 Stephen Williams (steve@icarus.com)

This program is free software; you can redistribute it and/or modify
it under the terms of the GNU General Public License as published by
the Free Software Foundation; either version 2 of the License, or
(at your option) any later version.

This program is distributed in the hope that it will be useful,
but WITHOUT ANY WARRANTY; without even the implied warranty of
MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
GNU General Public License for more details.

You should have received a copy of the GNU General Public License along
with this program; if not, write to the Free Software Foundation, Inc.,
51 Franklin Street, Fifth Floor, Boston, MA 02110-1301, USA.

도구 확인 완료. 다음은 src/.sim/.constraints/의 파일을 직접 작성하세요.
* Terminal will be reused by tasks, press any key to close it.
```

이 코드를 check tools를 실행하였다. 그 결과는 아래 사진으로 첨부하였다.

check tools를 실행한 결과 오류가 발생하지 않았으므로 다음으로 simulate를 실행하였다.

```
* Executing task in folder PROJECT: C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE tools/lab1.py simulate

RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_10_seven_segment\src -I C:\Users\young\Documents\lab1_10_seven_segment\sim -s tb_seg_decoder -o C:\Users\young\Documents\lab1_10_seven_segment\build\sim\run-51dfb5d59e784d75857880a2aafc6b19\sim.vvp C:\Users\young\Documents\lab1_10_seven_segment\src\seg_decoder.v C:\Users\young\Documents\lab1_10_seven_segment\sim\tb_seg_decoder.v
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
: -- module seg_decoder declared here: C:\Users\young\Documents\lab1_10_seven_segment\src\seg_decoder.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_10_seven_segment\build\sim\run-51dfb5d59e784d75857880a2aafc6b19\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS seg_decoder cases=16
C:\Users\young\Documents\lab1_10_seven_segment\sim\tb_seg_decoder.v:54: $finish called at 160000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_10_seven_segment\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.
```

위 터미널 응답에서 알 수 있듯이 16개의 경우 모두 올바르게 출력되었다는 것을 알 수 있다.
또한 출력 시간 또한 160ns로 올바르게 출력되었다.

이론에 따르면 다음과 같은 결과가 얻어져야한다.

- 0~10ns bcd=0 → seg_data=FC
- 10~20ns bcd=1 → seg_data=60
- 80~90ns bcd=8 → seg_data=FE
- 150~160ns bcd=F → seg_data=8E

	ns	25 ns			50 ns			75 ns			100 ns			125 ns			150 ns	:
ecoder.bcd[3:0]		0	1	2	3	4	5	6	7	8	9	a	b	c	d	e	f	
r.seg_data[7:0]		fc	60	da	f2	66	b6	be	e0	fe	f6	ee	3e	9c	7a	9e	8e	

예상 결과와 마찬가지로 출력되었음을 알 수 있다.

이번에는 일부러 오류를 발생시켜 위의 과정을 실행해보았다.

```
5
6  always @* begin
7      case (bcd)
8          4'h0: seg_data = 8'h60;
9          4'h1: seg_data = 8'h60;
10         4'h2: seg_data = 8'hDA;
11         4'h3: seg_data = 8'hF2;
12         4'h4: seg_data = 8'h66;
```

코드의 'FC' 을 '60' 으로 바꾸어 오류를 발생시켰다.

```
● RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_10_seven_segment\src -I C:\Users\young\Documents\lab1_10_seven_segment\sim -s tb_seg_decoder -o C:\Users\young\Documents\lab1_10_seven_segment\build\sim\run-55b900a6a7de4c809799592d3cf60989\sim.vvp C:\Users\young\Documents\lab1_10_seven_segment\src\seg_decoder.v C:\Users\young\Documents\lab1_10_seven_segment\sim\tb_seg_decoder.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
: -- module seg_decoder declared here: C:\Users\young\Documents\lab1_10_seven_segment\src\seg_decoder.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_10_seven_segment\build\sim\run-55b900a6a7de4c809799592d3cf60989\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
FATAL: C:\Users\young\Documents\lab1_10_seven_segment\sim\tb_seg_decoder.sv:43: FAIL seg_decoder vector=0 expected=fc actual=60
Time: 10000 Scope: tb_seg_decoder

ERROR: 종료 코드 1: C:\Users\young\Documents\lab1_10_seven_segment\build\sim\run-55b900a6a7de4c809799592d3cf60989\simulation.log

* The terminal process "C:\Users\young\AppData\Local\Programs\Python\Python313\python.EXE 'tools/lab1.py', 'simulate'" terminated with exit code: 1.
* Terminal will be reused by tasks, press any key to close it.
```

시뮬레이션 결과 오류가 발생하였다.

이후 오류를 수정하여 다시 시뮬레이트한 결과 복구에 성공하였다.

```
always @* begin
    case (bcd)
        4'h0: seg_data = 8'hFC;
        4'h1: seg_data = 8'h60;
        4'h2: seg_data = 8'hDA;
        4'h3: seg_data = 8'hF2;
        4'h4: seg_data = 8'h66;
        4'h5: seg_data = 8'hB6;
        4'h6: seg_data = 8'hBE;
    endcase
end
```

• RUN C:\msys64\ucrt64\bin\iverilog.EXE -g2012 -Wall -I C:\Users\young\Documents\lab1_10_seven_segment\src -I C:\Users\young\Documents\lab1_10_seven_segment\sim -s tb_seg_decoder -o C:\Users\young\Documents\lab1_10_seven_segment\build\sim\run-af81d16235bf4a32bc3720c617d4f8ab\sim.vvp C:\Users\young\Documents\lab1_10_seven_segment\src\seg_decoder.v C:\Users\young\Documents\lab1_10_seven_segment\sim\tb_seg_decoder.sv
warning: Some design elements have no explicit time unit and/or
: time precision. This may cause confusing timing results.
: Affected design elements are:
: -- module seg_decoder declared here: C:\Users\young\Documents\lab1_10_seven_segment\src\seg_decoder.v:1

RUN C:\msys64\ucrt64\bin\vvp.EXE -N C:\Users\young\Documents\lab1_10_seven_segment\build\sim\run-af81d16235bf4a32bc3720c617d4f8ab\sim.vvp
VCD info: dumpfile wave.vcd opened for output.
LAB1_PASS seg_decoder cases=16
C:\Users\young\Documents\lab1_10_seven_segment\sim\tb_seg_decoder.sv:54: \$finish called at 160000 (1ps)

시뮬레이션 실행 완료. 진리표·자기검사·파형으로 회로의 정답 여부를 확인하세요.
WAVE C:\Users\young\Documents\lab1_10_seven_segment\build\sim\wave.vcd
* Terminal will be reused by tasks, press any key to close it.

- 오류를 분석해보면, 테스트 벤치는 그대로 유지한 상태로 코드에 오류만 추가하였기 때문에, 테스트벤치에서의 기댓값과 코드의 출력값이 일치하지 않아 오류가 발생하였다고 분석할 수 있다.
- bcd=0인 패턴에서 정상 출력값이 8'hFC이지만 숫자 1의 점등 패턴인 8'h60으로 오류를 발생시켰기에 기댓값과 다른 출력값을 얻어 오류가 발생했다.

7. 증빙 및 source commit 링크(Github)

7.1. logic gate

VS Code simulation log:

[fpga_lab1/evidence/01/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/01/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/01/vscode/wave.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-01 logic gates source and simulation files · dalkomys777/fpga_lab1@165fdbd](#)

7.2. Full adder

VS Code simulation log:

[fpga_lab1/evidence/02/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/02/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/02/vscode/wave.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-02 full adder source and simulation files · dalkomys777/fpga_lab1@3eec404](#)

7.3. 4-bits adder

VS Code simulation log:

[fpga_lab1/evidence/03/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/03/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/03/vscode/wave.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-03 adder4 source and simulation files · dalkomys777/fpga_lab1@ebff2af](#)

7.4. 4-bit subtractor

VS Code simulation log:

[fpga_lab1/evidence/04/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/04/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/04/vscode/wave.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-04 subtractor4 source and simulation files · dalkomys777/fpga_lab1@462eab9](#)

7.5. 4-bit comparator

VS Code simulation log:

[fpga_lab1/evidence/05/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/05/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/05/vscode/wavve.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-05 comparator4 source and simulation files · dalkomys777/fpga_lab1@6964ebc](#)

7.6. 4x1 MUX

VS Code simulation log:

[fpga_lab1/evidence/06/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/06/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/06/vscode/wave.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-06 mux4to1 source and simulation files · dalkomys777/fpga_lab1@9aa52a7](#)

7.7. 1-to-8 DEMUX

VS Code simulation log:

[fpga_lab1/evidence/07/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/07/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/07/vscode/wave.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-07 demux1to8 source and simulation files · dalkomys777/fpga_lab1@472a815](#)

7.8. Encoder

VS Code simulation log:

[fpga_lab1/evidence/08/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/08/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/08/vscode/wave.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-08 encoder8to3 source and simulation files · dalkomys777/fpga_lab1@221913d](#)

7.9. Decoder 3x8

VS Code simulation log:

[fpga_lab1/evidence/09/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/09/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/09/vscode/wave.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-09 decoder3to8 source and simulation files · dalkomys777/fpga_lab1@460d04e](#)

7.10. Seven Segment Decoder

VS Code simulation log:

[fpga_lab1/evidence/10/vscode/simulation.txt at main · dalkomys777/fpga_lab1](#)

VS Code waveform VCD:

[fpga_lab1/evidence/10/vscode/wave.vcd at main · dalkomys777/fpga_lab1](#)

VS Code waveform image:

[fpga_lab1/evidence/10/vscode/wave.png at main · dalkomys777/fpga_lab1](#)

Source commit:

[Add LAB1-10 seven segment source and simulation files · dalkomys777/fpga_lab1@4e0dd6c](#)